C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接口单元（M单元）。
I单元包括32×16位指令缓冲队列和指令译码器。此单元接收程序代码并放入指令缓冲队列，由指令译码器解释指令，然后再把指令流传给其它的工作单元（P单元、A单元、D单元）来执行这些指令。
P单元包括程序地址发生器、程序控制逻辑。此单元产生所有程序空间地址，并送到PAB总线。
A单元包括数据地址产生电路（DAGEN）、附加的16位ALU和1组寄存器。此单元产生读/写数据空间地址，并送到BAB、CAB、DAB总线。
D单元包括1个40位的筒形移位寄存器（barrel shifter）、2个乘加单元（MAC），1个40位的ALU，以及若干寄存器。D单元是CPU中最主要的部分，是主要的数据处理部件。
M单元是CPU和数据空间或I/O空间之间传输所有数据的中间媒介。
C55x CPU含有12条内部独立总线，即：
程序地址总线（PAB）：1组，24位。
程序数据总线（PB）：1组，32位。
数据读地址总线（BAB、CAB、DAB）：3组，24位。
数据读总线（BB、CB、DB）：3组，16位。
数据写地址总线（EAB、FAB）：2组，24位。
数据写总线（EB、FB）：2组，16位。
TMS320C5000 是16位整数DSP处理器，目前已有三代产品，即TMS320C5x、TMS320C 54x和TMS320C55x。同代产品使用相似的CPU结构，但拥有不同的片上存储器和外围电路，以满足广泛的各种不同用途的要求。C5000把存储器、外围电路与CPU集成在一个芯片上，构成了一个单片计算机系统，大大地降低了整个DSP应用系统的成本、体积，提高了可靠性。
TMS320C54x概况
C54x DSP芯片采用改进的Harvard结构，有1条程序读总线，1条程序地址总线，2条数据读总线，1条数据写总线，3条数据地址总线，包括CPU和片上存储器、外围电路等3部分功能模块。
CPU包括1个40位的算术逻辑单元（ALU），一个40位的筒形移位寄存器（barrel shifter），2个独立的40位累加器，1个乘加器（MAC）单元（由1个17位 ´17位的乘法器和1个专用40位加法器组成），1个用于Viterbi计算的比较、选择、存储（CSSU）单元，1个指数编码器（用于计算40位累加器中数值的指数），2个地址发生器单元（含有8个辅助寄存器和2个辅助寄存器算术单元）。
C54x拥有192K字的存储空间，包括64K字的程序存储空间，64K字的数据存储空间和64K字的I/O接口空间，某些芯片（如C548，C549，C5402，C5410，C5420）有扩展的程序存储空间。不同芯片拥有不同数量的片上存储器，如C5402含有4K字片内ROM、16K字片内DARAM，C5420含有32K字片内DARAM、168K字片内SARAM。
C54x的片上外围电路有：软件可编程等待状态发生器，可编程分区转换逻辑电路，带有内部振荡器或外部时钟源的片内锁相环（PLL）发生器，全双工操作的串行口，带4位预定标器的16位可编程定时器，主机并行接口（HPI），外部总线控制等。
典型指令周期为25ns、12.5ns、10ns，对应的速度分别达到40MIPS、80MIPS、100MIPS。
TMS320C55x概况
TMS320C55x是C5000系列的新一代产品，与C54x的源代码兼容。与C54x相比，C55x处理速度明显提高，功耗明显降低。如300MHz的C55x与120MHz的C54x相比，C55x的处理速度比C54x提高了5倍，功耗降到只有C54x的1/6。
与C54x相比，C55x在结构上复杂的多，采用了近似“双CPU结构”。C55x具有2个MAC单元，4个40位累加器，能够在单周期内作2个17位 ´17位的乘法运算。C55x具有12条独立总线，即：1条程序读总线，1条程序地址总线，3条数据读总线，2条数据写总线，5条数据地址总线，其指令单元每次可从存储器中读取32位程序代码（C54x只能读取16位）。C55x含有指令高速缓冲器（cache），以减少对外部存储器的访问，改善数据吞吐率和省电。C55x采用1-6字节的可变字节宽度指令（C54x的指令长度为固定的16位），以提高代码密度。
TI公司的DSP芯片概况
TI公司在原来已被人们熟知的TMS320C1X、TMS320C25、TMS320C3X/4X、TMS320C5 X、TMS320C8X的基础上发展了三种新的DSP系列，它们是：TMS320C2000、TMS320C5000、TMS320C6000系列，成为当前和未来相当长时期内TI DSP的主流产品。
（1）TMS320C2000系列，称为DSP控制器，集成了flash存储器、高速A/D转换器以及可靠的CAN模块及数字马达控制的外围模块，适用于三相电动机、变频器等高速实时工控产品等需要数字化的控制领域。
（2）TMS320C5000系列。16位定点DSP，主要用于通信领域，如IP电话机和IP电话网关、数字式助听器、便携式声音/数据/视频产品、调制解调器、手机和移动电话基站、语音服务器、数字无线电、小型办公室和家庭办公室的语音和数据系统。
（3）TMS320C6000系列。采用新的超长指令字结构设计芯片。C64x可达到8800MIPS以上，即每秒执行90亿条指令。C6713每秒可以完成18亿条浮点运算。其主要应用领域为：数字通信、音视频技术。
其它公司的DSP芯片概况
1．AD公司的DSP芯片
特点：系统时钟一般不经分频直接使用。定点DSP芯片的程序字长为24位，数据字长为16位。一般具有2个串行口、1个内部定时器和3个以上的外部中断源，此外还提供8位EPROM程序引导方式。浮点DSP芯片，程序存储器为48位，数据存储器为40位，支持32位单精度和40位扩展精度的IEEE浮点格式，内部具有32×48位的程序Cache，有3至4个外部中断源。
2．AT&T公司的DSP芯片
定点DSP芯片的程序和数据字长均为16位，有2个精度为36位的累加器，具有1个深度为15字的指令Cache，片内具有2K字的程序ROM和512字的数据RAM。
浮点DSP芯片，80/100ns的指令周期，片内具有3个512字的RAM块，或2个512字的RAM块加1个4K字的ROM块。可以寻址4M字的外部存储器。具有4个40位精度的累加器和22个通用寄存器。
3．Motorola公司的DSP芯片
定点DSP芯片程序和数据字长为24位，有2个精度为36位的累加器。
浮点DSP芯片，累加器精度达96位，可支持双精度浮点数，该芯片的指令周期为50/60/74ns。内部具有10个96位或32位基于寄存器的累加器。
适合于自适应滤波的专用定点DSP芯片，程序字长和数据字长分别为24位和16位，累加器精度为40位。
1．DSP芯片的运算速度
MAC时间：一次乘法和一次加法的时间。大部分DSP芯片可在一个指令周期内完成一次乘法和一次加法操作。
FFT执行时间：运行一个N点FFT程序所需时间。由于FFT运算在数字信号处理中很有代表性，因此FFT运算时间常作为衡量DSP芯片运算能力的一个指标。
MIPS：每秒执行百万条指令。
MOPS：每秒执行百万次操作。
MFLOPS：每秒执行百万次浮点操作。
BOPS：每秒执行十亿次操作。
2．DSP芯片的价格
如果采用价格昂贵的DSP芯片，即使性能再好，其应用范围也受到一定限制，尤其是民用产品。
3．DSP芯片的硬件资源
不同DSP芯片所提供的硬件资源不同，如片内RAM、ROM的数量，外部可扩展的程序和数据空间，总线接口、I/O接口等。
4．DSP芯片的运算精度
一般的定点DSP芯片字长为16位，少数24位。浮点芯片的字长一般为32位，累加器为40位。
5．DSP芯片的开发工具
在DSP系统的开发过程中，如果没有开发工具的支持，要想开发一个复杂的DSP系统几乎是不可能的。功能强大的开发工具，可使开发时间大大缩短。
6．DSP芯片的功耗
便携式的DSP设备、手持设备、野外应用的DSP设备等对功耗有特殊的要求。
7．其他因素
除了上述因素外，还要考虑到封装形式、质量标准、供货情况、生命周期等。
目前DSP的应用主要包括如下方面：
（1）信号处理。如数字滤波、自适应滤波、快速傅里叶变换、希尔伯特变换、小波变换、相关运算、谱分析、卷积、模式匹配、加窗、波形产生等。
（2）通信。如调制解调器、自适应均衡、数据加密、数据压缩、回波抵消、多路复用、传真、扩频通信、纠错编码、可视电话、个人通信系统、移动通信、个人数字助手（PDA）、X.25分组交换开关等。
（3）语音。如语音编码、语音合成、语音识别、语音增强、说话人辨认、说话人确认、语音邮件、语音存储、扬声器检验、文本转语音等。
（4）军事。如保密通信、雷达处理、声纳处理、图像处理、射频调制解调、导航、导弹制导等。
（5）图形与图像。如二维和三维图形处理、图像压缩与传输、图像增强、动画与数字地图、机器人视觉、模式识别、工作站等。
（6）仪器仪表。如频谱分析、函数发生、锁相环、地震处理、数字滤波、模式匹配、暂态分析等。
（7）自动控制。如引擎控制、声控、机器人控制、磁盘控制器、激光打印机控制、电动机控制等。
（8）医疗。如助听器、超声设备、诊断工具、病人监护、胎儿监控、修复手术等。
（9）家用电器。如高保真音响、音乐合成、音调控制、玩具与游戏、数字电话与电视、电动工具、固态应答机等。
（10）汽车。如自适应驾驶控制、防滑制动器、发动机控制、导航及全球定位、振动分析、防撞雷达等。
按照不同的分类标准，DSP芯片可以划分为不同的类别。
按照数据格式，DSP芯片可以划分为定点DSP芯片和浮点DSP芯片，如TMS320C1x/ C2x/C54x/C55x/C62x、AD公司的ADSP21xx、AT&T公司的DSP16/16A、Motorola公司的MC56000等为定点DSP芯片，TMS320C3x/C4x /C67x、AD公司的ADSP21xxx、AT&T公司的DSP32/32C、Motorola公司的MC96002等为浮点DSP芯片。
按照字长大小，DSP芯片可以划分为16位、24位、32位DSP芯片。如TMS320C1x/C2x /C54x /C55x、AD公司的ADSP21xx、AT&T公司的DSP16/16A、NEC公司的µPD77Cxx/770xx等为16位DSP芯片，Motorola公司的MC56000等为24位DSP芯片，TMS320C3x/C4x/C6x等为32位DSP芯片。
按照不同生产厂家的产品系列划分，有TI公司的TMS320系列、AD公司的ADSP21系列、AT&T公司的DSP16/32系列、Motorola公司的MC5600/MC9600系列、NEC公司的µPD77系列等。
DSP芯片的主要任务是面向实时数字信号处理，强调处理的高速性，为此在结构、指令系统、指令流程上，比普通微处理器均做了很大的改进。目前，主流DSP芯片通常具有如下主要特点：
（1）采用哈佛结构。DSP芯片普遍采用数据总线和程序总线分离的哈佛结构或改进的哈佛结构,可以同时访问指令和数据，比传统处理器的冯·诺伊曼结构有更快的指令执行速度。
（2）采用多总线结构。DSP芯片都采用多总线结构，可同时进行取指令和多个数据存取操作，并由辅助寄存器自动增减地址进行寻址，使CPU在一个机器周期内可多次对程序空间和数据空间进行访问，大大地提高了DSP的运行速度。
（3）采用流水线结构。利用这种流水线结构，使得取指、译码、取数、执行、存数等操作可以重叠进行，平均说来多数指令可以在一个机器周期内完成。
（4）配有专用的硬件乘法-累加器。DSP芯片都配有专用的硬件乘法-累加器，可在一个周期内完成一次乘法和一次累加操作，从而保证在单指令周期内完成数字信号处理中用得最多的乘法-累加运算。
（5）具有特殊的寻址方式和指令。为了满足信号处理的需要，在DSP的指令系统中，设计了特殊的寻址方式和指令。如：循环寻址方式可以使得信号处理中常用的卷积、相关、FIR滤波等算法容易地实现，位反转寻址方式使得FFT算法的效率大大提高，FIRS和LMS指令专门用于完成系数对称的FIR滤波器和LMS算法。
（6）支持并行指令操作。某些指令如装载和存储、存储和加/减、存储和乘法、装载和乘法等可以并行执行，可以充分利用流水线特性，提高了代码执行效率。
（7）硬件配置强，具有较强的接口功能。片内除了具有串行口、定时器、主机接口（HPI）、DMA控制器、软件可编程等待状态发生器等电路外，还配有中断处理器、PLL、片内存储器、测试接口等单元电路，有的还有USB接口、模数转换(ADC)、看门狗定时器（Watchdog）、实时时钟（RTC）、多媒体卡控制器（MMC）等电路，可以方便地构成一个功能完善的嵌入式DSP应用系统。
（8）支持多处理器结构。为了满足多处理器系统的设计，许多DSP芯片都采用支持多处理器的结构。如：TMS320C40提供了6个用于处理器间高速通信的32位专用通信接口，使处理器之间可直接对通，应用灵活、使用方便。
通常情况下，DMA的行为跟CPU的行为是相互独立，分开的。但是对于某些存储或者外设，CPU跟DMA公用同一接口与其相连，当CPU跟DMA同时试图访问这些存储区或者外设的时候，会产生访问冲突，这时候就需要一个仲裁来决定谁具有优先权。当然也有一个例外，那就是映射在存储区(PF0)的ADC寄存器。当CPU和DMA试图同时访问该寄存器时，也不会产生任何冲突，即使对其他不同的地址的访问已经开始。当CPU和DMA通过不同的接口对同一存储区或者外设进行任何访问以及当CPU试图访问而DMA已经开始并正在对某存储区或外设进行访问时，都不会产生访问冲突。
会产生访问冲突的接口有以下几个：
• XINTF Memory Zones 0, 6 and 7
• L4 RAM
• L5 RAM
• L6 RAM
• L7 RAM
• Peripheral Frame 3 (McBSP-A, McBSP-B, and ePWM1-6/HRPWM1-6)
根据访问目标的不同，CPU仲裁规则有以下两点：
1.对于外部接口(XINTF)空间
• 当CPU和DMA试图在同一个时钟周期内访问XINTF的Zone空间时，DMA访问会被优先响应，随后响应所有被挂起的CPU访问请求(按照合适的CPU访问优先级：写入->读取->Fetch)。
• 如DMA试图在CPU对XINTF的访问正在等待被响应或者正在进行时对ZoneX进行访问，那么DMA访问会被挂起直到所有CPU对XINTF的访问结束。例如分别有一个CPU对Zone0的读写操作在等待响应，而此时有一个Fetch操作正在经行，那么当Fetch操作完成时，会继续响应CPU的写操作，继而是CPU读操作，当一切完成之后才能响应被挂起的DMA操作。
• 当CPU和DMA同时试图对XINTF进行写入操作时，会有一个时钟周期的停顿。
当使用CPU和DMA被用来对外部接口空间进行写操作的时候，外部空间接口的写缓冲可以用来避免两者之间的冲突。如果两者被用来对XINTF空间进行读取的话，那冲突便是家常便饭了。
该处最致命的问题就是如果DMA被挂起，那么就有可能导致DMA不去响应具有更高优先级的触发时间，比如不响应高速AD转换的数据读取事件导致数据丢失。在这种情况下，DMA就不应该用来向XINTF传送数据。因为如果DMA被挂起的时间太长的话，就会丢失很多其他的DMA触发事件。
DMA对XINTF进行的读取操作并不支持退出机制。如果DMA正在对某个XINTF空间进行访问但是DMA却被挂起(XREADY无响应)，此时就可以通过CPU产生一个HARDRESET来结束其访问。HARDRESET操作类似与DMA的系统复位操作。而且HARDRESET需要XINTF释放处于就绪状态的外设，因此任何在写缓冲或者存在于XINTF或DMA上的数据将会丢失。
2.对于其他的外设或存储区
• 当CPU和DMA试图在同一个时钟周期通过相同的接口访问同一存储区或外设，那么DMA具有优先权，CPU被挂起。
• 如果一个CPU访问正在进行，另一个CPU访问处于等待状态，此时DMA的访问请求的优先级会高于后者CPU的访问请求。例如，CPU正在执行写操作，而一个CPU读操作正在等待被响应，这是如果出现DMA访问请求的话，当CPU写操作完成时会优先响应DMA访问请求，而不是CPU的读操作。
对于RAM的访问，可以通过一种PING-PONG机制来避免CPU和DMA的同时访问，从而避免了两者冲突而导致的挂起问题。
通常情况下，并不建议同时使用CPU和DMA同时对同一区域经行操作，这样会造成一些意想不到的错误。
DSP产品将向着高性能、低功耗、加强融合和拓展多种应用的趋势发展，DSP芯片将越来越多地渗透到各种电子产品当中，成为各种电子产品尤其是通信、音视频、娱乐类电子产品的技术核心。
DSP技术将会有以下一些发展趋势：
（1）DSP的内核结构将进一步改善。多通道结构和单指令多重数据（SIMD）、特大指令字组（VLIM）将在新的高性能处理器中占主导地位。
（2）DSP和微控制器的融合。微控制器是一种执行智能定向控制任务的通用微处理器，它能很好地执行智能控制任务，但是对数字信号的处理功能很差。DSP芯片具有高速的数字信号处理能力。在许多应用中均需要同时具有智能控制和数字信号处理两种功能。将DSP芯片和微处理器结合起来，可简化设计，加速产品的开发，减小PCB体积，降低功耗和整个系统的成本。
（3）DSP和高档CPU的融合。大多数高档MCU，如Pentium 和PowerPC都是SIMD指令组的超标量结构，速度很快。在DSP中融入高档CPU的分支预示和动态缓冲技术，具有结构规范，利于编程，不用进行指令排队，使DSP性能大幅度提高。
（4）DSP 和FPGA的融合。FPGA是现场可编程门阵列器件。它和DSP集成在一块芯片上，可实现宽带信号处理，大大提高信号处理速度。
（5）实时操作系统RTOS与DSP的结合。随着DSP处理能力的增强，DSP系统越来越复杂，使得软件的规模越来越大，往往需要运行多个任务，各任务间的通信、同步等问题就变得非常突出。随着DSP性能和功能的日益增强，对DSP应用提供RTOS的支持已成为必然的结果。
（6）DSP的并行处理结构。为了提高DSP芯片的运算速度，各DSP厂商纷纷在DSP芯片中引入并行处理机制。这样，可以在同一时刻将不同的DSP与不同的任一存储器连通，大大提高数据传输的速率。
（7）功耗越来越低。随着超大规模集成电路技术和先进的电源管理设计技术的发展，DSP芯片内核的电源电压将会越来越低。
Onlyisu