OnlyisuDMA总线架构包括一个22位地址总线，32位数据读总线，以及一个32位的数据写入
总线。下图便是DMA总线的连接框图：
从上面的框图我们可以看出，与DMA总线相连的资源主要有这么几个：
• XINTF Zones 0, 6 & 7
• L4 SARAM
• L5 SARAM
• L6 SARAM
• L7 SARAM
• ADC Memory Mapped Result Registers
• McBSP-A and McBSP-B Data Receive Registers (DRR2/DRR1) and Data Transmit Registers
(DXR2/DXR1)
• ePWM1-6/HRPWM1-6 Register when mapped to Peripheral Frame 3
需要注意的是，有些连接到DMA总线的存储器或者寄存器资源会同时与CPU的数据或者外设总线相连。当DMA和CPU同时需要访问该存储器或者寄存器的时候，便涉及到一个仲裁的问题，不知道TI为什么会用这么一个词汇。个人感觉应该是类似于优先级。至于具体的仲裁规则以后慢慢再讲。
